SiC - The Speed Challenge

  • 2022年08月04日
  • ユナイテッドSiC

電力変換器のワイドバンドギャップ半導体は、スイッチング速度やエッジレートがどちらが速いかで比較されることが多いようです。これは、より低い損失とより小さな電力変換器用磁性体でより高い動作周波数を可能にすることができ、良いことのように聞こえます。しかし、現実の世界では、EMI仕様を満たしてdV/dtやdi/dtを高速化することは頭の痛い問題です。回路の静電容量に加え、最小値のトレースまたは寄生インダクタンスによってリンギングが発生し、エミッション規制を満たすために大型で高価なフィルターを複数追加しなければならないとしたら、WBG技術はあまり魅力的ではありません。また、リンギングは電圧のオーバーシュートを引き起こし、ダメージを与えるか、少なくとも電圧の安全マージンを減少させるため、通常より高い導通損失を持つ、より定格が高く高価なデバイスを使用せざるを得なくなります。

エッジを遅くすることで損失が増加

実際には、オーバーシュートのストレスを避けるためにエッジレートを制御する必要があり、一般的な解決策は、ダイオードゲーティングを使用して、オンとオフで異なる値のゲート抵抗を追加することです。これは確かに電圧・電流のエッジレートと初期電圧のオーバーシュートを低減しますが、ターンオフ時の電圧・電流のオーバーラップを増加させ、結果として消費電力を増加させます。また、ターンオフ移行とゲート駆動が落ち着いた後に発生するリング期間には何の効果も発揮しません。また、インダクタンスを小さくしてリンギングを抑えようとしても、安全な距離のために必要な実際のレイアウトや、選択されたデバイスのパッケージタイプによって阻まれることもあります。

スナバはフロントランナー

SiC FETのより良い解決策は、ハードスイッチング用途ではデバイス全体に小さなRCスナバを使用し、ソフトスイッチング用途ではスイッチにコンデンサとDCリンクレール全体にRCスナバを使用することです。スナバのRC値は小さくても、オーバーシュートを抑え、損失を抑えながら、リンギングを効果的に減衰させることができます。図1は、ハードスイッチング回路のオーバーシュートを5Ωのゲート抵抗と同じ値に制御しながら、より優れたダンピングを実現したスナバを示したものです。ゲート抵抗だけの場合に比べてターンオフエネルギーEoffは半減しますが、ターンオンエネルギーEonは10%程度増加します。したがって、公正な比較のためにEtotalを見ると、スナバ方式が必要なダンピングを与えながら全体としてより効率的であることを示しています。実用的な回路では、IDが40Aでスイッチング周波数が100kHzの場合、スナバを使用してRgoffを使用しない40ミリオームのSiC FETは、5オームのRgoffだけを使用する場合よりも消費電力は10.9W少なくなります。どちらの場合も、Rgonは5Ωに設定されています。ソフトスイッチング用途では、単純なコンデンサ・スナバを使用した方が損失はさらに小さくなります。

図1.ハードスイッチング回路のオーバーシュートを抑制するスナバ

また、ゲート抵抗の場合、ゲート駆動からドレイン電圧の上昇までの遅延が33nsから104nsに増加し、達成可能な最小デューティサイクルと高周波変換回路の動作範囲が制限されることが波形から分かります。

SiC FETユーザーガイド スナバ値の選定を高速化

スナバ容量C1は、SiC FETのデータシートの出力容量Cossの3倍程度で、周波数の変化を見て、Coss、ストレー、ヒートシンクの寄与を含む寄生容量C0を推論します。寄生インダクタンスLは、L-C共振の式から求めることができます。スナバの開始値としては、C1=2 x C0、R=√(L/(C0+C1))が良いでしょう。推奨値は、UnitedSiC社のウェブサイトのこちらにも記載されています。SiC FETユーザーガイド"をご参照ください。値は、ハードスイッチおよびソフトスイッチのLLCおよびPSFBアプリケーションにおけるさまざまな周波数の製品について示されており、効率、電圧ストレスおよびEMIの許容できる組み合わせに調整することが可能です。

そのため、電源コンバータ回路を高い周波数で駆動し、フィルタリングとパワーステージの磁性体の小型化により、サイズ、重量、コスト面でのメリットを得ることができます。これら全ては、タスクに最適なSIC FETの電圧定格を使用し、EMIを管理可能なレベルに抑えた上で実現されています。