サポート

サポートに直接連絡する
よくある質問
  • ドレインのdV/dtをゲート抵抗で制御できますか?

    はい。ハードスイッチの場合、ターンオン時のdv/dtの傾きは、ゲート抵抗で効果的に制御できます。ターンオフでは、ゲート抵抗を大きくして減速させる必要があります。 しかし、高効率と低EMIを同時に実現するには、デバイスのドレイン-ソース間に小さなRCスナバを使用することをお勧めします。添付のスライドまたはこのトピックに関する当社のウェビナーをご覧ください。https://unitedsic.com/minimizing-emi-and-switching-loss-for-sic-fets/

  • cascodeは移行製品であり、UnitedSiCではMOSFETに移行するのでしょうか?

    UnitedSiCは、ゲート駆動の容易さ、優れたボディダイオードの動作、優れた短絡処理など、カスコードデバイスの優れた特性により、SiCJFETベースのカスコードに重点を置いてきました。 コストパフォーマンスのメリットの鍵は、SiCプレーナおよびトレンチMOSFETと比較してSiC垂直JFETのRdsAが低いことです。 この違いは、JFETとMOSFETの両方の技術が進歩しても、1200Vでも650Vでもさらに大きくなることがわかります。 これは、チャネル領域がデバイスRdsAに大きく寄与するためです。 2019年のスタックカスコードチップのリリースにより、UnitedSiCカスコードのアセンブリは複雑さにおいてSiCMOSFETと同等になります。 これらの改善により、カスコードはワイドバンドギャップ(WBG)スイッチの利点を必要とするパワーエレクトロニクスの長期的なソリューションと見なされます。

  • UnitedSiC FETはGaNカスコードとどのように違うのですか?

    UnitedSiC FETは、650Vでも横型GaN FETよりもはるかに低いRdsAを持つ縦型SiC JFETを使用しています。また、はるかに高い定格電圧まで拡張することができます。また、このカスコードデバイスは、FETの動作を簡素化し、既存のすべてのSiC MOSおよびSi IGBT/MOSスイッチとのゲートドライブ互換性を提供するために、特殊な低電圧カスタムMOSFETを使用しています。UnitedSiC FETが優れている主な構造的理由は、Cds=0のJFET構造に由来しています。以前のSiCカスコードも試みており、GaNカスコードに影響を与える高速スイッチング時の分圧器の問題を排除しています。

  • なぜUnitedSiCはMOSFET技術ではなく、カスコード技術を使用しているのですか?

    SiC MOSFETの構造は、デバイスメーカーだけでなく、ほとんどの電源やインバータの設計者にとっても非常に馴染み深いものです。SiC JFETはプロセスが全く異なり、カスコード製品の作成には、特別な低電圧Si MOSFETや高度なパッケージングなど、より多くのエンジニアリングの努力が必要となります。UnitedSiCは、これを達成するために必要なパッケージング、SiおよびSiCの専門知識をすべて1つのチームで持つ数少ないメーカーの1つです。最後に、SiCのMOSFETはゲート抵抗で制御しやすいのに対し、SiCのカスコードは制御範囲が限られているため、アプリケーションに合わせたデバイスというUnitedSiCのアプローチが必要となります。これらのデバイスは、クラス最高の性能を提供します。

  • UnitedSiCは、TOLLパッケージのFET開発を検討しますか?

    UnitedSiCは、低インダクタンス、表面実装、ピーク熱性能のオプションを提供するために、このパッケージまたは表面実装のガルウィングリード上面露出パッケージが適切なオプションであるかどうかを検討しています。UnitedSiCデバイスは、スーパージャンクションMOSFETよりもはるかに小型で低損失であり、小型パッケージの恩恵を受けられる可能性があります。これらのオプションは、D2PAK-3L、D2PAK-7L、およびDFN8x8のパッケージ・ラインアップに追加されます。

  • 並列アプリケーションでカスコード/FETを使用する際の制限やガイドラインはありますか?

    UnitedSiCカスコード/FETは、出力を増加させるために並列に使用されるのが一般的です。FETの性能は、スイッチング速度を制御し、Vthが温度とともに低下せず、Rdsonの強い正の温度係数を持つデバイスを提供するSiC JFETによって支配されています。これらの特性により、デバイスを非常に効率的に並列化することができ、低電圧MOSFETのVthなどのばらつきに対して感度が低下します。

  • カスコードFETを使用する場合、低電圧MOSに過大なストレスがかからないようにするにはどうすればいいですか?

    低電圧MOSの電圧オーバーストレスを回避する鍵は、容量性分圧器の動作を回避するために、Cds=0のJFETデバイス構造を使用することです。さらに、低電圧MOSはトレンチMOSFETの各セルにクランプPN接合ダイオードを内蔵して設計されているため、デバイスは大規模な繰り返しアバランシェイベントに無期限に耐えることができます。これは、アバランシェモードのバーンイン、およびパラメトリックシフトのない100万サイクルのアバランシェイベント実施の両方で証明されています。

  • カスコードFETのターンオン/オフ速度はどのように調整するのですか?

    SIC カスコードFETの場合、Vgs(on)を高くするか、Rgonを低くすることでターンオン速度を上げることができます。逆に、Rgon を高く、Vgs(on)を低くすることで、デバイスのターンオンを遅くすることができます。Rgoffを高くすると実際にはデバイスの動作が遅くなりますが、Rgoffを高くするとターンオフの調整が難しくなります。DC バス上またはデバイス全体に小型 RC スナバを使用することで、オーバーシュートやリンギングを最小限に抑え、スイッチング損失の劣化を大幅に低減することができます。 当社の各種SiC FETの推奨スナバガイドラインは、2つの文書に記載されています。

    1. SiC FET ユーザーガイド
    2. スナバによる高速SiC FETのスイッチング
  • SiC JFETのダイサイズが小さい。SiC MOSFETと比較して、アバランシェ能力はどうなっているのでしょうか?

    SiCデバイスのEas(アバランシェエネルギー)能力は、確かにダイサイズに依存します。しかし、実用的なアプリケーションでは、より重要なのは、落雷やACライン上の他の過負荷イベントの間に発生する可能性のある低エネルギーアバランシェの高ピーク電流をデバイスが処理する能力です。この分野において、UnitedSiCのSiCカスコードFETは、JFETがアバランシェを処理しながらもアクティブモードに移行するメカニズムのため、優れています。非常に高いアバランシェ電流密度は、ゲート酸化物が影響を受ける可能性のある従来のSiC MOSFETよりもはるかに優れており、デバイスパラメタやキャパシタンスの変化なしに、繰り返しモードで安全に処理することができます。

  • UnitedSiCは、新世代のデバイスを導入した後、いつまで既存のデバイスを保持するのでしょうか?

    AEC-Q101製品は、5~10年の期間使用できると思います。お近くのUnitedSiCセールスオフィスにお問い合わせいただき、すべての製品について長期的なニーズを計画することをお勧めします。

  • UnitedSiCはFET製品のPCBレイアウトガイドラインを持っていますか?

    PCB レイアウトのガイドラインは、UnitedSiC アプリケーション エンジニアリング サポートから入手できます。いくつかの例は、設計リソースセクションに記載されており、ダブルパルスデモボードを購入することで実例を入手することもできます。一般的に、高速Si MOSFET、SiC MOSFET、およびUnitedSiC FETに使用されるレイアウトは類似しています。アプリケーションの要件が、より高いループインダクタンスと長いゲートドライブループのレイアウトを必要とする場合は、問題を最小限に抑えて並列製品を使用するためのパスを容易にするスナバオプションをお勧めします。

  • SiCカスコードFETの推奨最大動作周波数(導通損失+スイッチング損失、最大効率)を教えてください。

    最大動作周波数は、使用されるハードまたはソフトスイッチングのタイプによって異なります。すべてのスイッチデバイスで高いEon損失が発生するため、ハードスイッチング周波数は100~200kHz以下に抑えられています。ソフトスイッチ回路では、650VのSiCカスコードFETが500kHzで使用されています。1200V FETも200~500kHzで使用できますが、ほとんどの高効率回路ではより低い周波数を使用しています。

  • SiC MOSFETのRdson対温度曲線がSiCカスコードFETよりも平坦なのはなぜですか?

    SiC MOSFETのチャネル移動度は非常に低く、その温度依存性により、27℃から125℃の温度でチャネル抵抗が減少します。これにより、すべての理想的なバルク伝導に共通するように、温度によるドリフト層抵抗の増加が補償されます。 SiC JFET構造は、移動度が10〜20倍高いバルクチャネルを備えているため、RdsAが低くなります。 この移動度は、理想的なバルク移動度に沿って、温度とともに増加します。 これにより、SiCカスコードFETの場合、温度によるRdsの全体的な増加が大きくなります。 これにより、デバイスの並列化が容易になり、堅牢な短絡処理機能の実現が容易になります。

  • 中国語のサイトはあるのでしょうか?

    中国のお客様をサポートするために、WeChatのページには完全に翻訳された内容が掲載されています。

  • UnitedSiC SiC FETのQrrの温度上昇がほとんどない(25℃から150℃まで10%)のはなぜですか?

    これは、UnitedSiC SiC FETの場合、QrrのほとんどがSiC JFETの容量性電荷Cossに由来するからです。これは容量性電荷であるため、温度とともに増加することはありません。Qrrのごく一部は低電圧Si MOSFETのボディダイオードから来ており、これは温度とともに増加します。したがって、全体的な影響は10%の増加に過ぎず、非常に小さいものでした。

  • データシートでは、ターンオフに20Ωの大きなRgを使うことを推奨していますね。それはなぜでしょうか?

    これは、UnitedSiC SiC FET の Cgd が非常に小さいため、非常に速くターンオフする傾向があり、これによりターンオフ損失も非常に低くなります。そのため、約20ΩのRg,offを使用して、ターンオフdv/dtを約80V/nsまで遅くすることができます。しかし、これはまだ非常に高速で、ターンオフ損失が非常に低くなります。つまり、基本的には、20ΩのRg,offを使用することで、従来のSiC MOSFETと同等かそれ以上のターンオフ損失を達成することができます。

  • D2-PAKの端子仕上げについて教えてください。 TO-247、TO-220、D2-PAKでは、ドレインタブ(裏面)の仕上げは?

    すべて純錫メッキです。

  • SiC FETを使用する場合、スナバは必要ですか?

    UnitedSiC高速SiC FETシリーズのUF3C/UF3SCは、少なくともバススナバが必要な場合が多く、レイアウトが悪い場合や3Lパッケージを使用する場合は、デバイス全体にRCスナバが必要な場合があります。このユーザーガイドでは、当社が推奨する適切なゲート抵抗とスナバを示しています。

    SiC FET ユーザーガイド

  • LTspiceをサポートしていますか? また、その情報はどこにありますか?

    はい、LTspiceをサポートしています。

    LTspiceシンボルは、最初のリンクのこちらからダウンロードできます。

    2つ目のリンクはモデルの使用方法についての説明と推奨事項が記載されたアプリケーションノートです。

  • UJ3CとUF3CのSiC FETデバイスの違いは?

    「UJ3C」FETシリーズは、より汎用的なコンポーネントである当社の第3世代SiCFETです。 これらの部品は、ハードターンオン損失を最小限に抑える必要がないソフトスイッチングアプリケーションに最適です。 ハードスイッチされた高速ターンオンに最適なコンポーネントを探している場合は、同じ電圧/電流定格の「UF3C」バージョンを検討することをお勧めします。 このシリーズは、UJ3Cシリーズと比較してQrrとEonが低くなっています。 これらのコンポーネントは非常に高速であり、クリーンな波形で非常に低い損失を実現するために、多くの場合、小型のデバイススナバをお勧めします。 高性能のUF3Cベースの設計をサポートするための詳細については、こちらをご覧くださいHERE