理想的な半導体スイッチへの挑戦

  • 2022年8月19日
  • ユナイテッドSiC

導通損失とスイッチング損失のない理想的なスイッチは,1958 年に IBM が最初の真空管を使用した「スイッチモード電源」を設計して以来,電力変換器の設計者が夢見てきたものです。すべてのスイッチ技術においてオンステート損失は確実に減少し、最新のワイドバンドギャップ半導体では、750V定格の部品で6mΩ以下の抵抗が達成されるようになりました。この技術はまだ物理的な限界に達していないため、この値はさらに低下することが予想されます。

今日の高性能パワー設計では,スイッチング損失を低減するエッジレート (V/ns) が向上し,高周波化,磁性体の小型化,電力密度の向上が可能になっています。しかし、このような高速なエッジレートは、回路寄生成分と相互作用し、不要な発振や電圧スパイクを引き起こし、EMI設計関連の問題の可能性を増大させます。良い設計をすれば、これらは小型スナバを使用して対処することができます。

高い電流エッジレートは、実際の回路で電圧スパイクやリンギングを発生させます。

では、どの程度の問題なのでしょうか。SiC製スイッチの典型である 3000A/µsのエッジレートでも、わずか 100nH の接続またはリーケージインダクタンスで、おなじみの E=-Ldi/dt から 300V のスパイクが発生します。100nHはPCBトレースの数インチ、あるいはトランスのリーケージインダクタンスとしては現実的な数字なので、典型的な現象であり、電圧過渡の全容を見るには優れたオシロスコープが必要でしょう。しかし、スイッチはそれだけでは何の問題もありませんが、アバランシェ電圧エネルギー定格を超えると速やかに壊れます。 このスパイクは、回路の静電容量によりリンギングを生成し、EMIエミッションの測定値にピークを発生させます。

修正方法としては、回路の寄生インダクタンスを下げるようにすることですが、これは現実的な選択肢ではないことが多いです。他の方法としては、コストとオン抵抗のペナルティを甘受し、スイッチ定格電圧を大きくするか、直列ゲート抵抗でエッジレートを遅くするしかありません。これは、波形を遅延させ、デューティサイクルを制限して高周波動作を制限し、スイッチ損失を増加させる一方、リンギングにはほとんど効果がないという鈍感な手段です。

スナバネットワークにより、高速スイッチングを可能にし、スパイクを減衰させ、低リンギングを実現することができます。これは、例えばIGBTの大きな「テール」電流の影響を低減するために、巨大なコンデンサや電力抵抗を使用した「強引な」アプローチの記憶を呼び起こすかもしれません。しかし、SiC FETのようなスイッチでは、非常に効果的なソリューションとなります。この場合、スナバは主にリンギングを減衰させ、ピーク電圧を制限するために使用されます。デバイスの静電容量が非常に小さく、リンギング周波数が高いため、非常に小さなスナバコンデンサ(通常200pF程度、数Ωの直列抵抗)があれば十分です。予想通り、抵抗はいくらかの電力を消費しますが、実際には、ハードスイッチとソフトスイッチの両方のアプリケーションで電圧/電流のオーバーラップを制限することにより、ターンオフ損失を低減しています。

高負荷時のスナバによる全体的な効率向上が期待できる

スナバはターンオン時に余分な電力を消費するため、その利点を正しく評価するためには、E(ON)+E(OFF)のトータルロスを考慮する必要があります。図1は、40ミリオームのSiC FETを40kHzで動作させたときのE(TOTAL )の測定値を、スナバなし、RG(ON)とRG(OFF)が5オーム、(青線)、200pF/10オームのスナバ、RG(ON)=5オーム、RG(OFF)=0、最後に緑線で示した3つの状況で検討した結果です。この場合、E(TOTAL)は最も低くなりますが、リンギングが大きくなるため、実用的ではありません。

大電流では、スナバを使用することで、ゲート抵抗の調整のみと比較して、40Aで約10.9Wの損失が削減され、明らかな効果があります。軽負荷では、スナバを使用すると全体の損失が大きくなりますが、この条件下ではシステムの損失は小さくなります。

図1:小型スナバによる省エネ効果

図2はスナバによるリンギング低減の効果を示したものです。

図2:小型スナバでリンギングを大幅に低減するとともに、全体の損失を低減し、ターンオフ遅延時間を短縮した例

スナバは簡単に実装できる

したがって、スナバは良い解決策ですが、実装するのは現実的でしょうか?実際には、ディスクリートのスナバ抵抗の損失は1ワット未満であり、小さな表面実装部品で済みます。コンデンサは高電圧定格が必要ですが、小容量なので物理的に小さくなります。

SIC FETは、導通損失とスイッチング損失が低く、完璧なスイッチに近く、小さなスナバを加えるだけで、過度のEMIや電圧ストレスの問題を引き起こすことなく、その潜在能力を最大限に発揮することができます。さらに「完璧」にするために、SiC FETはゲート駆動が容易で、外部ヒートシンクに対する熱抵抗が非常に小さい低損失の積分ダイオードを備えています。何が気に入らないのでしょうか?