半導体スイッチのミラー効果を打ち破るカスコードトポロジーの使用

  • 2018年8月23日
  • ユナイテッドSiC

スタッフR&Dエンジニア、Zhongda Li氏

物理学の法則に勝るものはありません。抵抗器は電気エネルギーを熱として散逸させ、電圧を落とします。キャパシタは電荷を蓄えるのに時間がかかり、それを放出するのに時間がかかります。インダクタは電磁場の生成と崩壊に時間がかかります。これについてはどうすることもできないので、電子機器の設計者は、真空管の時代から、巧妙な回路トポロジーを開発することで、これらの要因を回避することを学んできました。物理学は物理学であり、真空管で機能していたことは、今日の高性能半導体にも同じように適用できることがわかりました。

ミラー容量が高周波増幅を制限する

例えば、ミラー効果を考えてみましょう。1920年代、米国の電気技術者ジョン・ミルトン・ミラーは、単純な三極真空管をアンプとして使用した場合、グリッドとアノード間の内部キャパシタンスに起因する問題を発見しました。この静電容量のインピーダンスが、動作周波数の上昇に伴って低下するため、負帰還の量が増え、増幅器の帯域幅を減少させました。

ミラーは、図1のように2つの三極管を直列に接続すれば(CASCaded triODE、つまりカスコードトポロジー)、入力から出力までの総キャパシタンスがカットされることに気付きました。上部管のグリッドが固定電圧であることを考えると、上部三極管のカソード電圧は下部三極管によって制御されます。内部スクリーンを備えた四極管が開発されると、この内部容量とそれに関連した効果が低減され、数百メガヘルツで動作する単管アンプを構築することが可能になりました。

図1:オリジナルのCASCaded triODE(またはカスコード)回路

ミラー効果の復活

設計者が真空管を固体半導体に置き換え始めたことでミラー効果が復活し、高周波動作が再び制限されるようになりました。

その理由は?MOSFETを用いたスイッチング回路では、駆動回路が入力容量を確実かつ低損失で充放電しなければならないため、ミラー効果によりスイッチング速度が制限されます。CGDと呼ばれるこのミラー容量の影響は、ゲート電圧によって変化します。

例えば、ゲートが 0V のときにオフになるエンハンスメントモード MOSFET スイッチを考えてみましょう。ゲート入力容量の合計は、CGS、CGD、CDS、負荷 ZL、バルク容量 CBULK を含むネットワークとして表示されます (図 2 を参照)。また、CGDには正の電圧が印加されています。MOSFETがオンすると、ドレイン電圧はほぼゼロになり、総容量はCGSと並列にCGDとなり、オフ状態と比較するとCGDには負の電圧がかかっています。オン状態からオフ状態への切り返しでは、入力容量がこの状態に切り替わる必要があります。

図2:オフ時とオン時のMOSFETの等価入力容量

MOSFET のゲートスイッチング波形(図 3 を参照)の正方向に向かう平坦部分は、2 つの入力キャパシタンス状態の間の遷移を表しており、ドライバは急に頑張らなければならず、スイッチングの遷移が遅くなります。さらに悪いことに、ドレインの電圧が下がると、正のオン電圧指令に対抗して CGD を通してゲートを負に「押し戻す」ように作用します。このプロセスは、MOSFETをオフに駆動する時は逆になります。CGDはゲートの正電圧を「引っ張り上げ」ようとするため、MOSFETやIGBTを使用する設計者は、この影響に対抗するために負のオフゲート電圧を使用することが推奨されています。これにより、ゲートを駆動するために必要な電力が増加します。

図 3: ゲート駆動電圧におけるミラーキャパシタンスの「平坦部分

ゲート・ドレイン容量の制御

デバイスのゲート・ドレイン容量(CGD)は、半導体デバイスのアーキテクチャに影響されるため、横置きか縦置きかによって変化します。低電圧MOSFETの場合、CGDを最小限に抑えることは可能ですが、高電圧では特にシリコンカーバイド(SiC)や窒化ガリウム(GaN)などの材料を使用してワイドバンドギャップのデバイスを構築したい場合に問題となることがあります。これらの技術のスイッチング速度は、ミラー容量によって制限されており、この影響に対抗する最善の方法は、カスコード回路トポロジーを使用することです。

現代のカスコード

基本的なSiCスイッチは、JFET(Junction FET)構造を採用しています。JFETを縦型デバイスとして構成すると、CGDを有利に低くすることができ、ドレイン・ソース間容量CDSもさらに低くすることができます。しかし、JFETはゲートが0Vのノーマルオンの素子であり、オフにするには負のゲート電圧が必要です。これは、電源を入れた瞬間にすべてのデバイスがオン状態になるブリッジ回路では問題となります。このような回路では、Si MOSFETとSiC JFETをカスコード接続することでノーマルオフのデバイスを構成することが望ましいでしょう(図4)。

図 4: Si/SiC カスコード

MOSFETのゲートとソースが0Vになると、ドレイン電圧が上昇します。JFETのゲートも0Vなので、MOSFETのドレインからソースの電圧が10Vまで上昇すると、JFETはゲートとソースの間に-10Vの負の電圧がかかり、オフになります。MOSFETのゲートがプラスになるとオンになるり、JFETのゲート・ソースをショートするためJFETをオンにします。この回路トポロジーにより、MOSFETのゲートが0Vの時に、望まれるノーマルOFFのデバイスが作られます。また、このトポロジーにより、直列入出力容量にはJFETのCDSが含まれており、これがゼロに近いため、ミラー効果や高周波利得への影響を低減することができます。

その他の利点

スイッチング中は、Si MOSFETのドレイン電圧は、JFETのドレイン-ソース間容量CDSはほぼゼロ、一方MOSFETのCDSはゼロではないことから、JFETのドレイン電圧は低電圧のままとなります。このため、MOSFETは、ドレインとソース間のオン抵抗が非常に低く、ゲートドライブが格段に容易な低電圧タイプとすることができます。さらに、低電圧タイプのMOSFETのボディダイオードは、順方向のドロップが非常に小さく、回復が速いという利点があります。JFETにはボディダイオードがないため、整流ブリッジ回路や同期整流のように第3象限の逆スイッチ導通が必要な場合は、MOSFETのボディダイオードが導通します。これにより、JFETのゲートソースは約+0.6Vにクランプされ、ハードオンが確実に行われ、低い電圧降下で逆電流が流れるようになります。

ミラー効果の終わり

SiCカスコードトポロジーは、ミラーキャパシタンスの問題を解決し、ゲート駆動が容易で、ノーマルオフ動作が可能で、高性能なボディダイオードも実現しています。これは、ボディダイオードの特性が悪くなりやすいSiC MOSFETや、CDSが大きくなりやすいGaN HEMTとは異なります。熱電子デバイスで高周波ゲインを制限するミラー効果をもたらした物理学の不変性は、半導体デバイスにも当てはまります。しかし、この物理学の不変性は、カスコードに基づいたこの問題解決策が、最新のSiCデバイスでも、昔ながらの真空管と同じように機能することを意味しています。物事は変われば変わるほど、変わらないものになっていくようです。

UnitedSiCの詳細とカスコードを使用するメリットについては、こちらをご覧ください。