ケルビン接続を用いたSiC FETのスイッチング効率の向上

  • 2018年11月30日
  • ユナイテッドSiC

UnitedSiCのエンジニアリング担当副社長Anup Bhalla博士による

物理学には、与えるものと奪うものがあります。シリコンカーバイド (SiC) のような広いバンドギャップを示す材料で作られたデバイスは、低い導通損失とスイッチング損失、高い動作ジャンクション温度、および高速スイッチング速度の組み合わせにより、高い電力密度を維持できるトランジスタという贈り物を設計者に提供します。このような高電力密度は、より小型の電力制御回路や変換回路を実現する上で魅力的ですが、半導体材料の選択だけでは実現できません。このようなデバイスは、熱を簡単に逃がすことができるように、TO-247のような低い熱抵抗を持つパッケージで提供されなければなりません。残念なことに、ここでまた物理学の問題が出てきますが、TO-247パッケージへの接続はインダクタンスが高く、スイッチング速度が制限されることが多いのです。

物理学は与え、物理学は奪いますが、この場合はケルビン接続と呼ばれる技術を使ってインダクタンスの問題を解決する方法を提供しています。しかし、物理学によって再びその利点を奪われないよう、接続は慎重に実装する必要があります。

ケルビン接続

スコットランド/アイルランド人の実験家ケルビン卿は、電流などの物理現象を正確に測定することに関心を持っていました。彼は、オームの法則を使って低抵抗を測定するためには、定義された電流が与えられたときにそれが引き起こす電圧降下を確認することで、電流を流す抵抗器とは別の接続で正確に電圧測定を行わなければならないことを理解していました。この方法は、ケルビン接続として知られるようになりました。

ケルビン接続は、本来は回路内の正しい点で静的な電圧を測定するためのものですが、正しい点に電圧を注入するために使用することもできます。例えば、高周波でスイッチングするMOSFETのゲートを駆動する場合、ソース接続は、ゲート駆動電圧とドレイン・ソース電流の共通点となります。ソースに共通のインダクタンスLがあれば(図1のように)、電流の変化はインダクタンスLと電流の変化率に比例した形でゲート電圧に影響を与えます。ゲートオフ時には、インダクタンス L を越えて発生する電圧がゲートを長く保持するように作用し、電流の低下を遅らせます。逆にオン時には、インダクタンスLの電圧は電流の立ち上がりを遅くするように作用します。

図1:コモンソースインダクタンスは、スイッチング電流を遅くするゲート電圧過渡現象を引き起こす可能性があります。

リードインダクタンスの影響を管理する

インダクタンス L は、MOSFET の内部ボンドワイヤに起因しており、通常は 1mm あたり約 1nH です。TO-247 パッケージのようにデバイスにリード線がある場合、これらの外部接続も L を増加させます。

スイッチング時間をマイクロ秒単位で測定した場合、スイッチング電流はミリボルトの過渡現象しか発生せず、ゲート・ドライブ電圧はほとんど変化しません。しかし、ワイドバンドギャップ(WBG)デバイスでは、数ナノ秒で数十アンペアのスイッチングが可能で、接続インダクタンスのnHあたり約2~5Vの過渡現象が発生します。この過渡現象がゲートドライブに加わると、MOSFETはオフし、リンギングやデバイスの故障の危険性さえあります。

オフ時にゲートを負の電圧(おそらく最大-10V)まで駆動して、電圧スパイクによるバイアスの低下を防ぐと、Si MOSFETではこの影響を低減できます。これにより、ゲートドライブの電力損失が大きくなり、ゲートドライブの電圧振幅の合計に比例して大きくなります。この問題は、約-3Vの負のドライブ電圧しかサポートできないSiCや窒化ガリウムを使用したWBGデバイスの方が深刻です。解決策は、MOSFETダイのソース接続にゲートドライブリターンができるだけ近くなるようにケルビン接続を行うことです。これはチップスケールのパッケージでは簡単ですが、優れた放熱特性を持つTO-247パッケージを使用したい場合は、ケルビン接続を行うために4本目のリード線を追加する必要があります(図2)。

図 2: この TO-247 パッケージの 4 番目のリード線は、ソースへのケルビン接続を提供します。

より高速なスイッチングにより、効率性が向上

ケルビン接続を使用してリードインダクタンスとゲートバイアスへの潜在的な影響を制御することは、負のゲート電圧を実装することなく、ワイドバンドギャップデバイスを本来のスイッチング速度で動作させることができることを意味します。これにより、駆動回路が簡素化されます。この効果は劇的です。UnitedSiCのSiC JFETカスコードを3端子パッケージに入れた場合、信頼性を維持するためにはスイッチング速度を減速させなければなりません。ケルビン接続の4端子パッケージに実装することで、電流スルーレートは5000A/µsを超えることができ、ゲートドライブ信号に影響を与えることなく、より高い効率を実現します。

物理学的には、TO-247 パッケージであってもデバイスのリードインダクタンスがあり、通常は電源経路での電圧オーバーシュートを止めるためにドレイン・ソース間に小さなスナバを配置しています。ゲートドライブループもまた、インダクタンスを最小化し、メイン整流ループによる外部磁場からのピックアップを防ぐために慎重にレイアウトする必要があります。

どのケルビン接続?

ケルビン接続を実装することには、他にも実用的な問題があります。ゲートドライブのリターンがメインのシステム 0 V で、電源グランドに接続されている場合、この共通点をスイッチへのケルビン接続にするのはおそらく不便でしょう。電源回路がフルブリッジの場合、少なくとも2つのローサイドデバイスがあり、それぞれがケルビン接続されているので、どちらがシステム0 Vに接続されるべきでしょうか?抵抗電流検出がデバイスのソースリードで使用されている場合、この問題はさらに複雑になります:ケルビン接続がシステム0 Vの場合、抵抗器で発生した電圧は負になります。

これを修正する1つの方法は、ゲートドライブをオプトカプラまたはトランスを介して絶縁することです。このような絶縁をローサイドに使用する場合、ケルビン接続はシステム0Vから絶縁されてフロートします(図3)。トランスを使用することで、設計者は必要に応じて負のオフステートゲートドライブを生成し、ターン比を調整することで正のドライブを最適な値にスケーリングすることができます。

図3 絶縁型トランスゲート駆動

奪うより与える

ワイドバンドギャップデバイスにケルビン接続を行うことで、高電力損失をサポートするTO-247パッケージでの納入が可能となります。これにより、電気的に理想的でありながら、高電力レベルで実用的に使用できるスイッチに近づきました。