高速SiC FETが高速化

  • 2018年10月24日
  • ユナイテッドSiC

UnitedSiCのエンジニアリング担当副社長Anup Bhalla博士による

もっといいオシロスコープがないと・・・。

最新のSiCスイッチは高速で、単に「速い」だけでなく、同じような定格の部品ではシリコンよりも桁違いに優れています。これは、SiCの比較ダイサイズがはるかに小さいことに起因しており、3倍優れた熱伝導率による放熱能力を維持しながら、デバイスの容量を小さくしています。SiCの縦型デバイスのチップサイズが650V/1200Vのシリコンデバイスに比べて小さいのは、ブレークダウン時の臨界電界値が10倍高いためです。UnitedSiCのカスコードでは、入手可能な最高のSiC MOSFETよりもさらに半分の大きさのSiC JFETを使用しています。立ち上がり時間と立ち下がり時間がナノ秒単位で測定されるテスト回路では、実際のエッジレートを見るためにも、オシロスコープの帯域幅について真剣に考えなければなりません。

これは、スイッチモード電力変換の効率にとっては朗報です。電圧と電流が高レベルと低レベルの間で遷移する間、過渡的な電力損失があり、ピークはkWに達することがありますが、スイッチング周波数に反比例して平均化されます。しかし、最新のコンバータは1MHz以上でスイッチングできるようになったため、この過渡損失は、高速スイッチングで可能な限り低く抑える必要があります。

現実が始まる

SiC FETのようなワイドバンドギャップ(WBG)デバイスのエッジレートは100kV/µs以上、3000A/µs以上と測定されているのを見るのは今では一般的ですが、これは使用可能なのでしょうか? TO247ベースのハーフブリッジの直列浮遊インダクタンスは簡単に50nHになります。高校の数学では、V = -Ldi/dtで、50nHはドレイン電圧のオーバーシュートとして現れ、3000A/µsで150Vを発生させると教えてくれます。同様に、わずか10pFの浮遊ドレイン容量は、100kV/µsから1Aの電流パルスを発生させ、ヒートシンクの熱損失の問題を引き起こします。また、FETソースインダクタンスは、ゲートドライブに対抗する過渡電圧を引き起こし、スプリアスターンオンのリスクがあります。さらに潜んだ問題はFET内部にあり、高速遷移によりパラメトリック発振やカオスな挙動を引き起こす可能性があります。これらの理由から、SiC FETでは、エッジを遅くするために意図的に内部ゲート抵抗を追加していることが多く、オン/オフドライブ電圧を選択的に遅くするために、さらに多くの外部抵抗を推奨しています。

SiC FETのcascodeの問題点に対処する

SiCカスコード(図1:SiC JFETと一緒にパッケージ化された低電圧MOSFET)を使用して、ゲートドレイン容量CGDが事実上ゼロの高速で通常オフのデバイスを提供することにより、問題の一部を軽減できます。

図1 スナバ付きSiC JFETカスコードUF3Cハーフブリッジ

外付けのゲート抵抗R(ON)とR(OFF)により、エッジレートを制御してdV/dtとdi/dtを低減することができます。 これは非常に実用的なソリューションであり、既存のゲート駆動回路を維持したまま、標準的なSi MOSFETやIGBTを使用した既存のシステムをアップグレードして効率を向上させるために使用することができます。外付けゲート抵抗を使用してエッジレートを遅くすることには問題があります。制御IC出力とスイッチゲート間に遅延が発生し、最小オン時間、したがって制御範囲と動作周波数を制限します。故障時のシャットダウンコマンドへの応答時間も遅延します。WBGの利点を十分に得るために高周波で動作する必要がある新しい設計では、これは深刻な問題です。

高速カスコードを実現 - UnitedSiC UF3C SiC FETシリーズ

UnitedSiC の最近の研究では、単純な RC スナバを使用して、より高速な JFET と低い値の外部ゲート抵抗を備えた SiC JFET カスコードを「ブレーキを外す」ことで、電圧オーバーシュートを適切に制限しながらスイッチング速度と効率を向上させることが示されています。これは単にFETからスナバへの放熱を転送するだけと思われるかもしれませんが、テストでは電圧制限効果を達成するためにスナバが非常に小さくてもよいことが示されています。JFETの改良により、逆回復電荷Qrrが50%減少し、UJ3C汎用デバイスと比較してターンオン損失が減少しました。

新しいUF3Cシリーズの一部を構成するUnitedSiCのこれらの「FAST」デバイスは、通常5~10Ωのスナバ抵抗値と47pF以下のコンデンサで使用することができます。実際に推奨される値は、ハードスイッチアクティブ整流器、トーテムポールPFC、および同様の回路など、デバイスの種類や最終用途によって異なります。経験則としては、コンデンサはデバイスのCOSSの約3倍に設定することをお勧めします。既存の設計をアップグレードする場合、スナバの位置は既に存在している場合が多く、UF3Cの部品を使用した値は通常、物理的にはるかに小さくなり、もちろん低コストになります。

性能にいくつかの数字を当てはめてみると、図 2 はTO-247 パッケージの 1200V/35mΩクラスの各種デバイスの総スイッチング損失を比較したものです。33Ωのゲート抵抗と330pF、5Ωのスナバを備えたUF3C120040K3Sデバイスは、全負荷範囲で優れた結果を示しており、多くの場合、単一のRgとよりシンプルなドライバを使用するだけでも可能です。

図2:スナバロスを含むEON+EOFF比較値

図 3 にUF3C120040K3S のスナバ抵抗の損失測定値を示します。必要とされる容量が非常に小さいため、この損失は全スイッチング損失のごく一部に過ぎません。

図3:EON+EOFFスイッチング損失の割合としてのスナバ抵抗損失

両方の長所

SiCカスコードの新しいUF3Cシリーズを使用すれば、小型スナバでオーバーシュートによる電圧ストレスのリスクを負うことなく、高速スイッチングが提供する効率的なメリットを得ることができます。このデバイスは、幅広いSiおよびSiCゲートドライブ電圧に対応しており、アバランシェ定格も保証されているという事実は、ボーナスです。